如何解決EMC設計中的串擾問題

一、概述（shù）

串擾是通過近電場（電容耦合（hé））和磁場（電感耦合）在相鄰導體之間耦合的噪聲。盡管任何相（xiàng）鄰導體都表（biǎo）現出串擾，但是當它出現在強（qiáng）幹擾信號和敏感信號之（zhī）間時，對信（xìn）號完整性（xìng）將造成很大的影響。

串擾的（de）再定義：

攻擊（jī）者=高振幅+高頻+短上升時間

受害者=低振幅+高阻抗 

某些信號由於其性（xìng）質或在（zài）電路中的功能而對串擾特別敏感，這（zhè）些信號是潛在的串擾受害者 ，如：

• 模擬信號（hào）：與數字信號相比，它們對噪聲更敏感，尤其（qí）是（shì）在振幅較低的情況下（xià）。

• 高阻抗控（kòng）製信號：使能，複位，振蕩器和反饋信號是控製類信號。如果此類信號是（shì）由低阻抗源產生的，則它們很容易受到電容串擾的幹擾。

另一類信號很容易在受害者身上引起噪聲，並被（bèi）認為是串擾的潛（qián）在攻擊者 。為了識別潛在的攻擊者，請記（jì）住串擾是由PCB走線之間的耦合電容和電感引起（qǐ）的。基於這些考慮，電路中的潛在（zài）攻擊者是：

• 高振幅信號 （電壓或電流）

• 快（kuài）速信號 （上升時（shí）間短或者高頻）

小（xiǎo）化串擾的基本規（guī）則：使攻擊者和受害者盡可能遠離。

具體規則（zé）如下：

二（èr）、帶狀線布置

通過為每個層分配單個方向並交替相鄰層的方向，可以大大（dà）減少電容耦合和電感耦合。該技術（shù）稱（chēng）為“正交布（bù）線”，如圖1所示。

圖1 正交布線

當（dāng）不能應用正交布線或對（duì）於沒（méi）有被參（cān）考平麵分隔的具有相（xiàng）同布線（xiàn）方向的層時（shí），也可以通（tōng）過交錯信號跡線來減少（shǎo）串擾，如圖（tú）2所示。

圖2 交錯布線（xiàn）

如果（guǒ）無法在不（bú）同層上布置攻擊者和受害者，則應強製按照（zhào）並行走線要求進行布線。平行走線之間的串擾（rǎo）噪聲量取決（jué）於平行走線的長度和它們之間的（de）間隙。間隙越小，對於（yú）相同（tóng）的串擾（rǎo）量，允許並行走線的長度越短。串擾不僅取決於並（bìng）行度（dù），而且還取決於信號和PCB特性。

關於並行布（bù）線的經（jīng）驗法則稱為“ 3W規（guī）則 ”，意思是為（wéi）了避免在（zài）同一層布線的平行走線之間發生串擾，走線（xiàn）中心之間的小間距應保（bǎo）持（chí）3W，圖3說明了3W規則。

圖3  3W規則

雖然通過應用3W規則確實可以減少串擾，但實際的3W值會導致電路板麵積增大，可能很昂貴。因此通常在前邊規則無法滿足要求的情況下才（cái）使用3W規則。

減少在同一層上布線的平（píng）行走線之間串擾的另一種措施是使用兩端都接地的走（zǒu）線（稱為保護走線（xiàn））將它們分開。圖4中必須將保護（hù）走線的（de）所（suǒ）有末端都接地，否（fǒu）則（zé）它將像天（tiān）線一樣把幹擾帶出去。

圖4 地防（fáng）護

對防護技術的（de）實（shí）驗研究表明，通過簡單地（dì）將受害者與攻擊者分開，即使不存在防護走線，也可以實現相同的串擾降低（這等效於4W並行度規則）。但是，保護走線也會對周圍環境的電磁幹擾產生有益的影響，因此，仍然建議保留地線來減少強幹擾信號和（hé）敏感信（xìn）號的串擾。

保（bǎo）護走線會影響（xiǎng）信號走（zǒu）線的（de）特征阻抗和（hé）傳輸時間，如果將其應用於高速信號線需考（kǎo）慮信號完整性！