一、什麽是 PCB 設計中的 EMC電磁（cí）兼容 和 EMI 電磁幹擾？

1、EMC 電磁兼容

EMC 是電（diàn）磁兼容（róng）的簡稱。PCB 中的 EMC 是電路板在其電磁環境中工（gōng）作（zuò）而（ér）不（bú）會（huì）對周圍的其他設（shè）備產生難以忍受的電磁幹擾的能力。

一般來（lái）說，實現符（fú）合（hé） EMC 的設計，工程師必要要考慮三個基本（běn）方麵：

• 產生（shēng）不需要的電磁輻（fú）射及其傳播

• 設計或組件各自易受電磁幹擾（rǎo）的脆弱性

• PCB 設計不應對其自身造成（chéng）無法容忍的電磁幹擾（rǎo）

簡單的說，EMC 就是電子係統在共同的電（diàn）磁環境下運行的能力，首先不受其他係統的影響，其次（cì），不受其他係統的幹擾，最後，不受自身的幹擾。

2、EMI 電磁幹擾

EMI 是電磁幹擾的（de）簡稱。

EMI 指電磁波從其他設備或自然來源對一個設備的負麵影響（xiǎng）或（huò）破（pò）壞。EMI 也稱為電磁噪（zào）聲。每個（gè）工程師（shī）都（dōu）應該遵循 EMC 配置（zhì）標（biāo）準，以將 EMI 總量及其影（yǐng）響降至最（）低。

在印刷電路板上，有各（gè）種潛在的幹擾源，可能會導致以下類（lèi）別的各種潛在影響：

• 傳導發射（信號（hào）和電源完整性）

• 輻射發射

• 抗輻射和傳導發射

• 靜電放電

二、 避免 PCB 設計中出現 EMC 和 EMI 的 9 個（gè）技巧

1、地平麵

因（yīn）為所有電路都需要接地，所以接地層是預防 EMI 的第一防線。有以下措施可以減少 EMI：

• 增加接地區域（yù）

在 PCB 內部盡可能（néng）多地增加接地區域，可（kě）以通過接地的（de）區域（yù）有效地（dì）分散（sàn）、減（jiǎn）少（shǎo）流出和串擾。如果接地層太少，完（）全可以添加（jiā）一層。

• 接地層

特別（bié）是在多層 PCB 中，接地層是非常重要的，較高的阻抗水平通常是由偷銅和散列接地層引起的。

• 每個組件都應該連接到（dào）地平麵

每個組（zǔ）件都應該連接到接地平麵或者接地點。

• 去耦（ǒu）電容

如果設（shè）計包含去耦電容，則需要連接到接地層，可以通過減小環的幅度來減小返回電流。

• 接地層直接放置在帶有信號跡線的平（píng）麵下方

這個平麵可以屏蔽 EMI，提供電感和低電阻公共接地。對於某些區域，可（kě）能需（xū）要隔離接地，以使接地電（diàn）流無法流過該部分。

• 數字地和（hé）模擬地要分開

如果電路板上既有模擬電（diàn）路又有線性（xìng）電路，則應相互隔離。低頻電路應該更多地依賴單點並聯接地。當（dāng）實際走（zǒu）線（xiàn）過程中出現問題時，可以先進行部分串聯接地，再進行並聯接地。高頻電路往往依賴（lài）於多（duō）點串聯接地，接地線應短（duǎn）而粗。網格狀銅（tóng）箔應大量應用在高頻元件周圍。

• 地線盡可（kě）能粗

接地（dì）線應盡可能（néng）粗（cū），以便通過大於 PCB 允許（xǔ）電流兩倍的電流，以增加抗（kàng）噪性。如果采用（yòng）灌銅做地線，應避免死銅（tóng）。此外，功能相近的銅線應通（tōng）過粗引線相互連接，以保證地線的質量，同（tóng）時降低噪聲。

• 接地係統長度應保持在最短

接地係統長度應（yīng）保持在最短，以防止（zhǐ）電感成為問題。在低頻下，這種影響會變得非常顯著。粗線可以（yǐ）提供幫助，以及（jí）在 PCB 上使用帶有關鍵軌道（dào）的接（jiē）地層（céng）。

• 地（dì）線形成閉環回路

對於（yú）僅包含（hán）數字電路的電路板，可以通過將接地電路設計成圓形回路（lù）來提高抗噪聲能力。

2、電源設計

不恰當的電源設計會導致產生較大的噪聲，最終降低產品的（de）性能。導致電源不穩定的兩個主要因素：

1）在高速（sù）開（kāi）關狀態下，瞬態交流電流過大

2）電流回路上存在電（diàn）感

因此（cǐ），PCB 設計中應充分考慮電源的完（wán）整性，還需要遵循以下規則（zé）：

• 電源（yuán）去耦濾波（bō）設計

在（zài） IC 芯片電源（yuán）兩端橋接一個電容為 0.01μF 至 0.1μF 的去耦電容，可（kě）以顯著降低整個電路板（bǎn）的噪聲和浪湧電流。完成電流（liú）補償後，去耦（ǒu）電容越低越好。由於引線電感低，因此應最佳使（shǐ）用安裝電容（róng）。

對電源進行濾波最（）有效的方（fāng）法是在交流電源線（xiàn）處布（bù）置濾（lǜ）波器。為防止（zhǐ）引線相互耦（ǒu）合或產（chǎn）生環路，濾波器的輸入（rù）和輸出（chū）線應從電路板的兩（liǎng）側引出，引線應盡（jìn）可能短。

• 電源保護設計

電源保護設計涵蓋（gài）過（guò）流保（bǎo）護、欠壓報警、軟啟（qǐ）動和（hé）過壓保護。通過熔斷器的應用，可以在 PCB 的功率部分實現（xiàn）過流保護。

為了防止熔斷器在熔化過程中影響其他模（mó）塊，輸入電壓也（yě）應設計為保持電容。

為防止過電壓意外（wài）損壞元（yuán）器件，應通過放電管、壓敏電阻（zǔ）等保護裝置（zhì）在（zài）配電線與地電位之間建立等電位，實現過電壓保護。

3、PCB 布局（jú）

• PCB 尺寸（cùn）

必須考慮 PCB 尺（chǐ）寸。當涉及到超大（dà）尺寸的（de）電路板（bǎn）時，隨著（zhe）阻抗的增加、抗噪能力的降（jiàng）低和製造成本的上（shàng）升，走線必須（xū）走很長一段路。

當電路板尺寸特（tè）別小時，會造成散熱問題，並且相鄰走（zǒu）線（xiàn）之間容易發生串擾。推（tuī）薦的 PCB 尺（chǐ）寸（cùn）為長（zhǎng）寬比為（wéi） 3:2 或 4:3 的矩形。此外，當板材尺寸超過200mm*150mm時，應考慮板材（cái）收回的機械（xiè）強度。

• 避免直角

過孔、走線等（děng）部分避免 45° 到 90°，走線達到超過 45 °時，電容會增加（jiā）。

結果，特性阻抗發生（shēng）變化（huà），導致反射，這種（zhǒng）反射會導（dǎo）致 EMI。你可以通過修整需要轉角的（de）走線或通過兩個或多個 45 度（dù）或（huò）更小的角度對它們進行布線來避免此問題。

• 保持信號分離

數（shù）字電路、模擬電路和噪聲源（yuán）應獨立放置在（zài）板上（shàng），高頻電路應與低頻電路隔離。此外，應注意強弱信號的（de）分（fèn）量分布和信號傳輸方向問題。

• 盡可能增加走線寬度

更寬的走線尺寸可有效減少輻射發射。

• 使電流回路盡可能小

使返回電流路徑盡可能短，並沿著電阻最小的（de）路徑布線。返回路徑的長度應與傳輸跡線（xiàn）的長度大致相同或更短。

• 謹慎使用過孔

過孔在 PCB 設計中（zhōng）是必要的，因為它們（men）可以在布線時利用電路板中的多個層（céng）。但是（shì），在使用它們時必須（xū）小心。

通孔將其自身的電感和電容效應（yīng）添加到混合物（wù）中，由於特性阻抗的變化可能導（dǎo）致反射。過孔也會增加走線長（zhǎng）度，這需要匹配。盡可（kě）能避免使用過孔作為（wéi）差分走線。

4、元器（qì）件放置

• 分離模擬和數字組件

與走線（xiàn）一樣，始終將模擬和數字電路和組件分開。將模擬電路（lù）和數字電路（lù）放置得很近可能會導致串擾等問（wèn）題。

為避免（miǎn）這種情況，請（qǐng）使用屏蔽、多（duō）層和單獨的接（jiē）地，使模擬和數字信號盡可能遠（yuǎn）離（lí）彼此，一般（bān）來說，最好（hǎo）將（jiāng）模擬信號和數字信號完（）全分開。

• 小心高速組件

越快越小，它可（kě）能產生的 EMI 量（liàng）就越大。你可以通過屏蔽和過濾來對抗（kàng）這種自然的 EMI。

1）可以在電路板設計中將高速組件與其他（tā）組件分開（kāi）。

2）另一個（gè）要采（cǎi）取的措施（shī）是保持高速信號和時鍾盡可（kě）能短，並與接地層（céng）相（xiàng）鄰。這些措施有（yǒu）助於將串擾、噪音和輻射水平控製在可接（jiē）受的水平範圍內。

• 組件根據相同的分類進行放置

兼容的組件應獨立放置，以確（què）保組件在空間中不會相（xiàng）互幹擾。

• 重量（liàng）超過 15 克的（de）組件在被支撐固定之前不應進行焊接

不應該組裝又大又重且產生大量熱量的組件，相反，應該組裝在成品盒（hé）子的（de）底板上。此外，必須保證散熱，並（bìng）且熱敏組件應遠（yuǎn）離產生熱量的組件。

• 優先選用 IC 元件

與（yǔ）分立元件相比，IC元件具有封裝（zhuāng）優（yōu）良、焊點少、故障率低（dī）等優點（diǎn），應優先選用。此外，應選擇信號斜（xié）率相對較慢的器件，以減少信號（hào）產生的高（gāo）頻部分。表麵貼（tiē）裝器件的應用可以減（jiǎn）少走線（xiàn）長度，降低阻抗並提高 EMC。

• 敏感（gǎn）元（yuán）件放（fàng）置（zhì）

敏感（gǎn）信號元件應遠離電源和大功率設備，敏感信號線絕不（bú）允許穿過大功率設備。熱敏（mǐn）元件（jiàn）應放置在遠離熱器（qì）件的位（wèi）置，而溫度敏感元件應放置在溫（wēn）度最（）低的區域（yù）。

• 高電位差元件放置

高電位（wèi）差元件之（zhī）間的距（jù）離應加大，以免發生短路（lù）。另外，大功（gōng）率元器件應盡量布置（zhì）在測試時手摸不到的地方，並（bìng）經（jīng）過絕緣保護。

5、PCB 層數設計

• 適當的 PCB 層數

在層數方麵，單層 PCB、雙層 PCB 和多層 PCB 。

單層 PCB 和雙層 PCB 適用於中低密度布線或低（dī）完整性電路。基於（yú）製造成（chéng）本的考慮，大多數消費電（diàn）子產品依賴於單（dān）層 PCB 或雙層 PCB 。然而，由於它（tā）們的結構缺陷，它們都會產生大量的EMI，並且它們對外部幹擾也很敏感。

多層 PCB 往往更多地應用於高密度布線和高完整性芯片電路。因此，當信號頻率（lǜ）較高且電子元件分布密（mì）集時，應選擇至少 4 層的 PCB。在（zài）多（duō）層（céng） PCB 設計中（zhōng），電源層和地層應專門布置，信號線和地線之間的距離（lí）要減小。

結果，所有信號（hào）的環路麵積都可以（yǐ）大大減小。從 EMC 的角度來（lái）看，多層 PCB 能（néng）夠有效降低輻射，提高抗幹擾能力。

• 單層 PCB 設計

單層 PCB 通常工作（zuò）在幾百 KHz 的低頻，因為（wéi）許多高頻設計條件受到低頻限製，例（lì）如缺乏RF電路返回和完（）全閉合所需的控製條件（jiàn），明顯的線路趨膚效應（yīng）或（huò）不可避免的磁（cí）性和環形天線（xiàn）問題。

因此，單層 PCB 往（wǎng）往對射頻（pín）幹擾（如靜電、快速脈衝、輻（fú）射或傳導射頻）敏感。在單層 PCB 設計（jì）中，沒有考慮信號完整性和（hé）端子匹配。首先是電源和地線（xiàn）設計，然後是應該放置在地線旁邊的高風險信號設計。越近越好。最後是其他線（xiàn）條的設計。

具體設計措施包括：

1）必須保證電源線和地線沿關鍵電路信號網絡中的電源箱接（jiē）地點。

2）應根（gēn）據子功能進行走線布線，並且必須嚴格考（kǎo）慮敏感組件和相應的 I/O 端子（zǐ）和連接器的設計要求。

3）關鍵（jiàn）信號網絡中（zhōng）的所有元（yuán）件應相鄰放置（zhì）。

4）當 PCB 需要多個接地點時（shí），確（què）保（bǎo）這些點相互連接（jiē），並包（bāo）括連接方法設計。

5）對於其（qí）他線路布線，RF 返回路徑清晰通過。

• 雙層/多層 PCB 設計

1）關鍵電源層應與相應的接地層相鄰布置，並產生耦合電容。關鍵電源層與（yǔ）PCB去耦電容配合，有（yǒu）利於降低電源層的阻抗（kàng），獲得良好的濾（lǜ）波效果。

2）相鄰平麵上的關鍵信號不（bú）允許穿過分裂區（qū），以阻止信（xìn）號（hào）環路擴（kuò）大，以減少（shǎo）強輻射（shè），降（jiàng）低幹擾靈敏度。

3）時鍾信號、高頻信（xìn）號和高速（sù）信號等關（guān）鍵信號需要相鄰的接地層。例如，與接地平麵相鄰的（de）信號平麵可以被視為信號路由的最佳平麵，從而可（kě）以縮小信號環路麵積和屏蔽輻射。

4）電源平麵應（yīng）小於接地平麵。

6、EMI 屏蔽

屏蔽和濾波可以將 EMI 的影響降至（zhì）最（）低。一些（xiē）屏蔽和（hé）過濾（lǜ）選項（xiàng）包（bāo）括：

• 組件和電路板屏蔽（bì）

物理屏蔽是封裝（zhuāng）整個或部分電路板的金屬封裝。目標是防止 EMI 進入電路板的電路，具體方法因（yīn） EMI 來源而異。

對於來自係統內（nèi）部的 EMI，組件屏蔽（bì）可用於封裝（zhuāng）產（chǎn）生 EMI 的特定組件（jiàn），從（cóng）而連接到地，減小天線環（huán）路尺寸並吸收 EMI。其他屏蔽可能（néng）會包裹整個電路板，以防止來自外部來源的 EMI。

例如，法拉第籠是一種厚厚的保護外殼，旨在阻擋射頻波。這些設備通常（cháng）由（yóu）金屬或導電（diàn）泡沫製成。

• 低通濾波

有時，PCB 可以包括低通濾（lǜ）波器以消除組件中的高頻（pín）噪聲。這（zhè）些（xiē）濾波器抑製（zhì）來自這（zhè）些部分的噪聲，允許電流在返回路徑上繼續而（ér）不受幹擾。

• 電纜屏蔽

傳輸（shū）模（mó）擬和數（shù）字電流的電纜會產生（shēng）最多的 EMI 問題，屏蔽（bì）這些電纜並（bìng）將它們前後接地有助於消除（chú） EMI 幹擾（rǎo）。

7、跟蹤路（lù）由

• 對輸（shū）出相同但方向相反的電流信號進行並聯布（bù）局，以消除磁幹擾。

• 應最大限度地（dì）減少印刷引線的不連續性。例如，引線寬度不應突然變化，引（yǐn）線角超過 90°。

• EMI 大（dà）多由時鍾信號線產生，在走線過程中時鍾信號（hào）線應靠近接（jiē）地回路。

• 由於時鍾引線、行驅動器或總線（xiàn）驅動器的信號線通常（cháng）承載較大的瞬態電流，因此印刷（shuā）引線應（yīng）盡（jìn）可能短。對於分立（lì）元件（jiàn），印刷引線寬度可以達到大約 1.5mm。然而，對（duì）於 IC，印刷引線的寬度（dù）應在 0.2mm 至 1.0mm 之（zhī）間。
  

• 避（bì）免在熱器（qì）件周圍或大電（diàn）流流過的引線周圍使用大麵（miàn）積銅箔，否（fǒu）則產品長時間處於熱環境中（zhōng）可能會導致銅箔膨脹或掉落等問（wèn）題。如果必須使用（yòng）大麵（miàn）積的銅箔，最好利用柵格，這樣有利於消除銅箔與基板熱粘（zhān）合產生（shēng）的逸出氣體（tǐ）。

• 焊盤中心的過孔（kǒng）孔徑應適當大（dà）於元件引腳的孔徑。如果焊（hàn）盤太大，往往會產生（shēng）幹焊。

8、路（lù）由設計

為了（le）最大限（xiàn）度地減少輻射幹擾，應選擇多層 PCB，內層定義為電源層和接地層，以降低電源（yuán）電路阻（zǔ）抗，並在信號線產生均勻接（jiē）地層的情（qíng）況下阻止公共阻抗噪聲。它通過改善信號線和接地層之間的分布電容，在阻止輻射方麵發（fā）揮著關鍵作用。

• 電源線、地（dì）線和電路板（bǎn）上的走（zǒu）線對高頻信號應保持低阻（zǔ）抗。當頻（pín）率保持（chí）如此高時，電（diàn）源線、接地線和（hé）電路板走線都成（chéng）為負責接收和（hé）發（fā）射幹擾的小天線。為了克服這（zhè）種幹擾，與增加濾波電容相比，降低電（diàn）源線、地線和電路板走線所具（jù）有的（de）高（gāo）頻阻（zǔ）抗更為重要。因此，電路板上的（de）走線應短而粗且排列均勻。

• 電源線（xiàn）、地線和印刷走線應適當布置，使其短而直，以盡量減少信號線（xiàn）和返回線形成的環路麵積。

• 時鍾發生器應盡可能靠（kào）近時鍾設備。

• 石英晶體振（zhèn）蕩器（qì）的（de）外殼應接地。

• 時（shí）鍾域應由接地線環繞，時（shí）鍾線應盡可能短。

• 電路板應采用45°而不是90°的折線，以減少高頻信號的傳輸和耦（ǒu）合。

• 單層（céng）PCB和雙（shuāng）層PCB應采用單（dān）點（diǎn）接電源和單點接地（dì）。電源線和（hé）接地線都應盡可能粗。

• I/O 驅動電路（lù）應靠近電（diàn）路板邊緣的連接器。

• 關鍵線要盡量粗，兩邊要加保護地，高速線路應短而直。

• 組（zǔ）件引腳應盡（jìn）可能短，這（zhè）尤其適用於去耦電容器，使用無引腳的安裝電容。

• 對於 A/D 元（yuán）件，數字部分和模擬部分的地線不能交叉。

• 時鍾、總線和芯片（piàn）選擇信號應遠離 I/O 線和連接器。

• 模擬電壓輸入線、參考電壓端應遠離數字電路信號線，尤其是時鍾。

• 當時（shí）鍾線與（yǔ） I/O 線垂直（zhí）時，幹擾比與 I/O 線平行時更小。此（cǐ）外，時鍾組件引腳應遠離 I/O 電纜。

• 不應在（zài）石英晶體或對噪聲敏感的設備下進行跟蹤。

• 切勿在弱信號電路或低頻電路周圍產（chǎn）生電流（liú）回路。

• 任何信號都不應該產生循環。如果必須安排一個循環，它（tā）應該盡可能小。

9、去藕和接地

• 解（jiě）耦設計

由電感和電容組（zǔ）成的低通濾波器能夠濾除（chú）高頻幹擾信號。線（xiàn）路上的寄生電感（gǎn）會使供電（diàn）速度變慢，從而使驅（qū）動器件的（de）輸出電流下降。

去耦電容的適當放置（zhì）和電感電容（róng）儲能（néng）功能的應（yīng）用，使得在開關的瞬間為器件提供（gòng）電流成為可能。在直流回路中，負載變化會引起電源噪聲（shēng）。去耦電容配置可以阻止由於負載變化而產生的噪聲。

• 接地設計

對於電子設備，接地是控製幹擾的關鍵方法。如果接地與屏蔽措施正確結合（hé），大（dà）部分幹擾問題都（dōu）會得到解（jiě）決。